

基于 FPGA 的信号分析系统

摘要

本作品是一款基于国产 FPGA 芯片(盘古 PGL50H)的高性能双通道智能信号分析与测试系统。系统集成了高速 ADC 采集、8192 点 FFT 频谱分析、多参数实时测量、高精度相位差测量、AI 波形识别、微弱信号锁相放大等多项先进功能,并通过 HDMI 接口实现 720p@60Hz 实时显示。系统采用全流水线架构设计,关键算法均采用无乘法器的 CORDIC 实现,具有高精度、低资源消耗、实时性强等特点。该系统可广泛应用于电子测量、通信测试、教学实验等领域,为信号分析提供了一体化的解决方案。

第一部分 作品概述

1.1 功能与特性

1.双通道同步采集

采用两片 MS9280 高速 ADC 芯片,实现双通道 10 位精度、35MSPS 采样率的同步数据采集。支持独立通道开关控制,类似专业示波器的双通道独立显示功能。配备硬件过载检测(OTR)电路,实时监测信号溢出状态。

2.高精度 FFT 频谱分析

实现 8192 点 FFT 频谱分析,频率分辨率达到 4.27kHz/bin,可分析至高 8MHz 频段信号。采用 Hann 窗函数抑制频谱泄漏,支持双通道时分复用 FFT 处理。频谱显示支持指数平滑滤波,有效抑制显示抖动。

3.多参数实时测量

支持 7 种信号参数的实时测量:

- ①频率测量:基于 FFT 峰值检测范围 100Hz~8MHz
- ② 幅度测量:基于 FFT 基波幅度,抗噪声能力强
- ③占空比测量:时域过零检测
- ④THD 总谐波失真:前 5 次谐波能量比
- ⑤相位差测量:基于 CORDIC 算法

4. AI 智能波形识别

集成基于决策树的 AI 波形分类器,可自动识别 5 种标准波形(正弦波、方波、

三角波、锯齿波、噪声)。采用 8 维特征空间(过零率、峰值因子、波形因子、THD、频谱质心等),置信度实时输出。

5.自动测试与阈值判断

实现双通道数字锁相放大器,动态范围 150dB,理论频率分辨率 0.08Hz。

6.自动测试与阈值判断

提供层级化自动测试界面,支持频率、幅度、占空比、THD 四种参数的上下限阈值设置。实时判断信号是否合格,通过 LED 灯实时指示测试结果。支持三档步进调节(细调/中调/粗调),可快速配置测试标准。

7.高清实时显示

通过 MS7210 HDMI 编码器实现 720p@60Hz 高清显示输出。显示内容包括:双通道频谱曲线、7 种参数数值显示、自动测试状态、波形类型识别结果、系统状态指示等。采用自定义 16×32 像素 ASCII 字库,显示清晰美观。

1.2 应用领域

1.电子教学与实验

本系统可作为多功能信号分析仪使用,适用于电子电路调试、信号质量检测、频谱分析等场景。

2.电路调试与测试

35MHz 采样率可覆盖中频(IF)信号分析,THD 测量功能适用于通信系统的信号质量评估。FFT 频谱分析可用于频率规划、干扰源定位、调制质量分析等。双通道同步采集支持 I/Q 信号分析,为软件无线电(SDR)应用提供硬件基础。

3.教学实验与科研

系统集成了信号处理领域的多种经典算法(FFT、CORDIC、锁相放大、AI 分类),可作为数字信号处理、FPGA 设计等课程的实验平台。开源设计便于学习和二次开发,AI 波形识别功能可演示机器学习在嵌入式系统中的应用。

1.3 主要技术特点

1. 全流水线架构设计

系统采用多级流水线架构,关键数据通路均经过流水线优化。ADC 采集、FFT 计算、参数测量、显示输出等模块并行工作,实现了真正的实时处理。通过异步 FIFO 实现跨时钟域数据传输,保证系统稳定性。

2. CORDIC 无乘法器算法

由于盘古 50K 不自带 CORDIC 模块, 团队自行设计了一个 CORDIC 模块。高精度相位差测量采用 16 次迭代 CORDIC 算法计算 atan2 函数, 完全使用移位和加法实现, 零 APM 消耗。

3. 时序优化与资源平衡

针对 HDMI 像素时钟(74.25MHz)进行深度时序优化, 通过 BCD 转换流水线化、除法器替换为移位等技术, 消除了多种时序违例。

4. 自适应信号处理

FFT 加 Hann 窗函数自动抑制频谱泄漏, 指数移动平均(EMA)滤波器实现噪声抑制与响应速度的自适应平衡。锁相放大器集成 AGC 功能, 自动适应信号强度变化。参数测量模块支持频域/时域自动切换, 根据信号特性选择最优算法。

5. 模块化与可扩展设计

系统采用模块化设计, 顶层模块(signal_analyzer_top.v)通过标准接口连接各功能子模块。每个子模块功能独立, 接口清晰, 便于单独测试和替换升级。

1.4 主要性能指标

性能指标	参数	备注
ADC 分辨率	10 位	MS9280 芯片
通道数	2	同步采集
HDMI 显示	720p (1280x720) @ 60Hz	
FFT 点数	8192 点	
采样率	35 MSPS	
频率分辨率	4.27kHz	
动态范围	60 dB	
输入带宽	500Hz ~ 5 MHz	奈奎斯特频率
输入范围	5~5V	单端输入
输出接口	HDMI	MS7210 编码
工作频率	100 MHz	系统主频
功耗	<3W	典型值

1.5 主要创新点

1. 混合时频域智能测量算法

突破传统仪器单一测量域的限制,根据不同参数的物理特性,自适应选择时域或频域测量方法。频率测量采用时域过零检测,幅度测量采用 FFT 峰值法,THD 计算采用频域谐波检测。该混合策略在保证精度的同时,大幅降低了硬件复杂度。

2. 自适应迟滞阈值占空比测量

创新性地提出动态阈值算法:阈值=(max+min)/2,自动跟踪信号中点;滞环量=幅度×3%,根据信号强度自适应调整,支持带直流偏置、非对称、小幅度等复杂波形。

3. 简化 THD 计算公式优化

针对 FPGA 资源受限的特点,提出简化 THD 公式: $THD \approx (H_2+H_3+H_4+H_5)/H_1 \times 100\%$,避免标准公式中的平方根运算(需消耗大量 DSP 资源)。采用移位近似除法替代除法器,计算延迟固定为 3 周期。

4. 双通道时分复用 FFT 架构

在单 FFT IP 核基础上,设计双通道时分复用控制器,通过乒乓缓冲与状态机调度,实现两路信号的交替处理。相比双 FFT 核并行方案,资源节省 50%,且保证了同步采样的时序一致性,为相位差测量提供了准确的参考基准。

5. 频率三倍校准补偿算法

针对双通道时分复用导致的有效采样率下降($35\text{MHz} \times 35\% = 12.25\text{MHz}$)问题,提出频率三倍校准系数,在测量结果输出前自动修正。该方法无需修改底层 FFT 逻辑,仅通过顶层乘法器即可补偿,保证了全频段测量精度。

1.6 设计流程

第一阶段:需求分析与方案设计

确定系统功能需求(双通道采集、FFT 分析、多参数测量、HDMI 显示),制定技术指标(采样率 35MHz、FFT 点数 8192、测量精度等)。完成系统架构设计,绘制顶层框图,确定各模块接口。选型关键器件:FPGA(紫光同创 PGL50H)、ADC(MS9280)、HDMI 驱动(MS7210)。

第二阶段:模块开发与仿真验证

基于 Verilog HDL 开发各功能模块:ADC 采集接口、FIFO 缓冲、FFT 控制器、峰值检测、参数计算、HDMI 显示控制等。使用 Modelsim 进行功能仿真,验证时

序正确性。调用紫光同创 FFT IP 核,配置 8192 点、流水线架构参数,生成网表文件。

第三阶段:系统集成与综合实现

在顶层模块中例化各子模块,完成信号连线与时钟域划分。使用紫光同创 PDS IDE 进行逻辑综合,资源占用评估,时序收敛优化。配置管脚约束文件(.fdc),绑定 FPGA 引脚到 ADC、HDMI 等外设。生成布局布线结果,检查时序报告(建立时间、保持时间均满足要求)。

第四阶段:硬件调试与功能测试

下载比特流文件到 FPGA 开发板,连接 ADC 模块、HDMI 显示器。使用信号发生器输入标准测试信号(1kHz 正弦波、方波、三角波),观察 HDMI 显示的频谱图与参数表。发现并修复 BUG:低频衰减过大导致 THD 测量失败→改用矩形窗;频率显示数值偏小→添加三倍校准;小数点位置错误→修复 BCD 转换逻辑。

第五阶段:性能优化与文档编写

针对测试中发现的问题,优化算法:简化 THD 计算公式,添加自适应占空比阈值,优化 FFT 峰值搜索。进行性能测试,测量频率精度、幅度精度、THD 误差等指标,与理论值对比。编写技术文档,整理设计资料,制作演示视频。

第二部分 系统组成及功能说明

2.1 整体介绍

系统整体框图如 Fig 1 所示。外部模拟信号经由 ADC 模块转换为数字信号,送入数据预处理模块。预处理模块包含一个异步 FIFO,用于跨时钟域数据缓存。随后,数据流经 8192 点 FFT 核心模块,完成时域到频域的转换。FFT 输出的频谱数据被送至参数计算与分析模块,该模块是系统的核心算法单元,负责峰值搜索、频率计算、THD 计算等。最后,所有的原始数据、频谱数据和计算结果被统一送往 HDMI 显示控制模块,该模块根据预设的 UI 布局,生成 720p 的视频信号,驱动显示器。




Fig 1 顶层文件 signal_analyzer_top

2.2 硬件系统介绍

2.2.1 硬件整体介绍;

本系统基于盘古 50K 开发板设计,核心 FPGA 芯片为 PGL50H,拥有 50000 个 LUT、84 个 APM、2.5Mb 片上 RAM 等资源。开发板集成了丰富的外设接口,包括双路 ADC 座、HDMI 输出座、8 个用户按键、8 个 LED 指示灯、UART 串口等。系统无需外接 PCB,仅通过跳线连接信号源和显示器即可工作,便于实验和演示。

2.2.2 核心器件选型;

FPGA 芯片: PGL50H (盘古 50 系列)

逻辑资源: 42800 LUT, 64200 FF

乘法器: 84 个 18×18 APM

片上 RAM: 2.5 Mb (BRAM)

I/O 引脚: 296 个

工作频率: 最高 400MHz

ADC 芯片: MS9280 (双片)

分辨率: 10 位

采样率: 最高 1MSPS (系统使用 35MHz)

输入范围: 5~5V

接口: 并行 LVDS 输出

功耗: <100mW

HDMI 编码器: MS7210

支持分辨率: 480p/720p/1080p

像素时钟: 最高 165MHz

输入接口: 24 位 RGB+同步信号

配置接口: I2C

输出: HDMI 1.4b 标准

2.2.3 电路各模块介绍;

1. 时钟电路

系统使用两个 PLL 模块:

PLL1: 50MHz 输入 → 100MHz 系统时钟 + 35MHz ADC 时钟 + 10MHz 辅助时钟

PLL2: 27MHz 输入 → 74.25MHz HDMI 像素时钟

时钟树采用全局时钟网络(GCLK)分发,保证时钟偏斜<100ps。关键跨时钟域路径使用异步 FIFO 或双触发器同步。

2. ADC 接口电路

双通道 ADC 通过 20 个 GPIO 引脚连接 FPGA:

CH1: 10 位数据(D0~D9) + 1 位时钟输出 + 1 位 OTR

CH2: 10 位数据(D0~D9) + 1 位时钟输出 + 1 位 OTR

FPGA 输出 35MHz 采样时钟到 ADC,ADC 在时钟上升沿输出数据。数据在 FPGA 内部使用双触发器同步到系统时钟域。

3. HDMI 输出电路

MS7210 通过 26 个信号连接 FPGA:

像素数据: 24 位 RGB (各 8 位)

同步信号: HSYNC, VSYNC, DE


像素时钟: PCLK (74.25MHz)

I2C 配置: SCL, SDA

FPGA 在输出引脚处增加 IOB 寄存器,减小输出延迟和时序偏差。

4. 用户接口电路

8 个按键: 带硬件消抖电路,FPGA 内部再进行 50ms 软件消抖



按键	默认模式	自动测试模式	微弱信号模式
key1	工作模式切换	频率增加	(频率增加)
key2	微弱信号切换	频率减少	(微弱信号切换)
key3	停止采集	幅度增加	参考频率增加
key4	CH1 开关	幅度减少	参考频率减少
key5	触发模式	占空比增加	参考模式切换
key6	自动测试切换	(自动测试切换)	(保留)
key7	CH2 开关	THD 阈值调整	(CH2 开关)
key8	测试模式/清除溢出	(保留)	(保留)

8 个 LED: 直接驱动,最大电流 8mA

UART: 115200 波特率,用于调试输出

2.3 软件系统介绍

2.3.1 软件整体介绍;

本系统软件功能由 FPGA 内部的 Verilog HDL 代码实现,包含约 30 个功能模块。采用模块化设计,顶层模块(signal_analyzer_top.v)负责模块例化和信号连接。各功能模块通过标准握手协议(valid/ready)传输数据,支持流水线和并行处理。系统无 PC 端上位机软件,所有功能均在 FPGA 内部完成,通过 HDMI 直接输出显示结果。

2.3.2 软件各模块介绍;

模块 1: 双通道 ADC 采集模块 (adc_capture_dual.v)

功能流程:

1. 时钟同步: 将 35MHz ADC 时钟同步到系统时钟域
2. 数据锁存: 在 ADC 时钟上升沿锁存 10 位并行数据
3. 双通道对齐: 确保两通道数据时间戳一致
4. OTR 检测: 监测溢出信号,锁存溢出标志
5. FIFO 写入: 将数据写入 8192 深度异步 FIFO

关键输入输出:

输入: adc_ch1_data[9:0], adc_ch2_data[9:0], adc_clk

输出: ch1_fifo_din[15:0], ch2_fifo_din[15:0], fifo_wr_en

资源消耗: ~500 LUT, 0 APM

模块 2: 双通道 FFT 控制器 (dual_channel_fft_controller.v, 约 800 行)

功能流程:

1. 通道仲裁: 状态机控制 CH1/CH2 时分复用 FFT IP 核
2. FIFO 读取: 从异步 FIFO 读取 8192 点时域数据
3. Hann 窗加权: 查表读取窗系数,乘以输入数据
4. FFT 计算: 启动 FFT IP 核,等待计算完成
5. 频谱提取: 从 FFT 输出提取幅度谱,写入 RAM
6. 切换通道: 完成后切换到另一通道,循环执行

关键信号:

输入: ch1_fifo_dout, ch2_fifo_dout, fifo_empty

输出: ch1_spectrum_magnitude, ch2_spectrum_magnitude, spectrum_valid

状态机: IDLE → CH1_WAIT → CH1_FFT → CH1_DONE →
CH2_WAIT → CH2_FFT → CH2_DONE → IDLE

资源消耗: FFT IP 核消耗~8000 LUT, 74 APM, 1Mb RAM

模块 3: 频谱幅度计算模块 (spectrum_magnitude_calc.v, 约 200 行)

功能流程:

1. 接收 FFT 输出: 32 位复数 {Im[15:0], Re[15:0]}
2. 平方计算: $\text{Re}^2 + \text{Im}^2$ (使用 2 个 APM)

3. 开方运算: CORDIC 算法或查表近似

4. 平滑滤波: 指数移动平均 (EMA)

5. 输出: 16 位幅度值

算法: $Magnitude = \sqrt{Re^2 + Im^2}$

资源消耗: ~400 LUT, 2 APM

模块 4: 信号参数测量模块 (signal_parameter_measure.v, 约 600 行)

功能流程:

1. FFT 峰值检测:

扫描频谱数据, 找到最大幅度 bin

频率 = peak_bin $\times$ 4.27kHz

幅度 = 峰值幅度值

2. 谐波检测(THD):

定位 2~5 次谐波 bin 位置

读取各谐波幅度

$THD = \sqrt{(H2^2 + H3^2 + H4^2 + H5^2)} / H1$

3. 时域占空比:

过零检测统计高电平时间

占空比 = T_{high} / T_{period}

4. EMA 滤波:

对测量结果进行指数平滑

平衡噪声抑制与响应速度

关键参数:

频率精度: <0.1% (基于 FFT 峰值)

幅度精度: $\pm 50mV$ (SNR>40dB 时)

THD 精度: $\pm 0.5\%$

占空比精度: $\pm 1\%$

资源消耗: ~2000 LUT, 4 APM

模块 5: 高精度相位差计算模块 (phase_diff_calc_v4.v, 305 行)

功能流程:

阶段 1: 数据缓存 (1 周期)

缓存两通道 FFT 基波复数

阶段 2: 互相关计算 (1 周期)

$\text{cross_re} = \text{Re1} \times \text{Re2} + \text{Im1} \times \text{Im2}$

$\text{cross_im} = \text{Re1} \times \text{Im2} - \text{Im1} \times \text{Re2}$

使用 4 个 APM 乘法器

阶段 3: 归一化 (1 周期)

幅度归一化,避免溢出

阶段 4: CORDIC atan2 (18 周期)

调用 cordic_atan2 模块

16 次迭代计算反正切

阶段 5: IIR 滤波 (2 周期)

相位回绕处理

指数平滑滤波

$\text{phase_smooth} += (\text{phase_new} - \text{phase_smooth}) \gg \text{smooth_factor}$

阶段 6: 输出 (1 周期)

输出相位差 (1800~+1800 表示 $180.0^\circ \sim +180.0^\circ$)

输出置信度 (0~255)

关键技术:

单次 atan2 算法避免误差累积

CORDIC 无乘法器实现

自动相位回绕处理

性能指标:

精度: $\pm 0.05^\circ$ (实测)

延迟: 24 周期 (240ns @ 100MHz)

资源: ~3000 LUT, 4 APM

模块 6: CORDIC atan2 模块 (cordic_atan2.v, 254 行)

功能流程:

1. 象限判断:

根据 x, y 符号确定象限

进行坐标变换到第一象限

2. CORDIC 迭代 (16 次):

$$x[i+1] = x[i] - y[i] \times 2^{-i} \times d[i]$$

$$y[i+1] = y[i] + x[i] \times 2^{-i} \times d[i]$$

$$z[i+1] = z[i] + \arctan(2^{-i}) \times d[i]$$

$$d[i] = \text{sign}(y[i])$$

3. 象限校正:

根据初始象限调整角度

映射到 $-180^\circ \sim +180^\circ$

4. 输出:

角度值 (0.1° 分辨率)

有效标志

资源消耗: ~2000 LUT, 0 APM

模块 7: AI 信号识别器 (ai_signal_recognizer.v)

功能流程:

1. 特征提取器:

ZCR (过零率): 统计符号变化次数

Crest Factor: Peak / RMS

Form Factor: RMS / |Mean|

Mean, Std Dev: 统计特征

THD, Spectral Centroid, Spread: 频域特征

2. 决策树分类器:

第 1 级: THD 粗分类

THD < 5% → 正弦波候选

THD > 30% → 方波/噪声候选

THD: 1025% → 三角波候选

第 2 级: 精细判断

检查 CF, FF, ZCR 等特征

计算置信度分数

第 3 级: 输出结果

波形类型 (1=正弦, 2=方波, 3=三角, 4=锯齿, 5=噪声)

置信度 (0~100%)

识别准确率: >85% (典型值)

资源消耗: ~3000 LUT, 2 APM

模块 8: 锁相放大器 (lock_in_amplifier.v, 约 400 行)

功能流程:

1. DDS 参考信号生成:

相位累加器: $\text{phase_acc} += \text{freq_tuning_word}$

查表输出: $\sin_ref, \cos_ref$

2. 数字增益控制:

$\text{signal_amplified} = \text{signal_in} \ll \text{gain_shift}$

AGC 自动调整 gain_shift

3. 混频器:

$\text{mixer_i} = \text{signal} \times \cos_ref$

$\text{mixer_q} = \text{signal} \times \sin_ref$

4. 低通滤波:

256 点移动平均 (CIC 滤波器)

5. 幅度/相位提取:

$\text{magnitude} = \sqrt{I^2 + Q^2}$

$\text{phase} = \text{atan2}(Q, I)$

6. 锁定检测:

判断输出稳定性

输出 lock_status 标志

增益范围: $1x \sim 32768x$ (90dB)

资源消耗: ~2000 LUT, 4 APM (双通道共 8 个)

模块 9: 自动测试模块 (auto_test.v, 约 800 行)

功能流程:

1. 参数选择状态机:

IDLE → FREQ → AMP → DUTY → THD → IDLE

按键切换参数类型

2. 阈值调整状态机:

细调/中调/粗调三档步进

上限/下限独立调整

实时显示当前值

3. 阈值判断逻辑:

频率判断: $\text{freq_min} < \text{measured_freq} < \text{freq_max}$

幅度判断: $\text{amp_min} < \text{measured_amp} < \text{amp_max}$

占空比判断: $\text{duty_min} < \text{measured_duty} < \text{duty_max}$

THD 判断: $\text{measured_thd} < \text{thd_max}$

综合判断: $\text{pass} = \text{all_tests_pass}$

4. LED 指示输出:

LED[0]: 频率合格

LED[1]: 幅度合格

LED[2]: 占空比合格

LED[3]: THD 合格

LED[7]: 综合合格

默认阈值:

频率: 95kHz ~ 105kHz

幅度: 2.5V ~ 3.5V

占空比: 55% ~ 65%

THD: <60%

资源消耗: ~1500 LUT, 0 APM

模块 10: HDMI 显示控制模块 (hdmi_display_ctrl.v, 约 1500 行)

功能流程:

1. 时序生成:

生成 720p@60Hz 标准时序

H: 1280 像素 + 370 消隐 = 1650 总计

V: 720 行 + 30 消隐 = 750 总计

像素时钟: 74.25MHz

2. 频谱曲线绘制:

从频谱 RAM 读取数据

对数坐标变换

双通道叠加显示

网格线和坐标轴

3. 参数数值显示:

BCD 转换(分 3 级流水线)

ASCII 字符查表

16 × 32 字库 ROM

颜色配色(白色字体+黑色背景)

4. 状态指示:

工作模式显示

通道使能状态

自动测试结果

AI 识别结果

5. RGB 输出:

叠加所有显示元素

输出到 MS7210

显示布局:

左侧: 频谱曲线 (0~640 像素)

右侧: 参数列表 (640~1280 像素)

顶部: 状态栏 (0~50 行)

底部: 提示信息 (670~720 行)

资源消耗: ~5000 LUT, 0 APM

模块 11: 按键消抖与控制模块 (key_debounce.v, 约 200 行)

功能流程:

1. 硬件消抖:
 - RC 电路滤波
2. 软件消抖 (50ms):
 - 按键状态采样
 - 连续稳定 50ms 后确认
 - 生成单脉冲输出
3. 功能映射状态机:
 - 根据当前工作模式
 - 将按键映射到不同功能
 - 优先级: 自动测试 > 微弱信号 > 默认
4. 长按检测 (可选):
 - 检测按键持续时间
 - 长按触发特殊功能

第三部分 完成情况及性能参数

3.1 整体介绍




Fig 2 整体情况

本系统已完成绝大部分功能模块的设计、实现和测试,综合成功并通过时序约束,可稳定运行于实际硬件平台。系统集成度高,功能完备,操作便捷,显示效果良好。经过多轮优化,消除了大部分时序违例,资源利用率控制在合理范围,为后续功

能扩展预留了充足空间。

3.2 特性成果

3.2.1 基础功能



Fig 3 基础功能整体展示




Fig4 拓展功能（自动化测试）

3.2.7 创新功能



Fig5 创新功能（锁相放大）

Fig 4 展示的是微弱信号检测情况

第四部分 总结

4.1 可扩展之处

本系统在架构设计上预留了多个扩展接口和优化空间,具有良好的可扩展性:

硬件扩展方面:

1. 更高采样率 ADC 支持: 当前 35MHz 采样率可扩展至 100MHz 以上, 只需更换 ADC 芯片和调整时钟 PLL 配置, FPGA 内部处理能力完全满足要求。
2. 多通道扩展: 架构支持扩展至 4 通道甚至 8 通道同步采集, 通过时分复用 FFT 资源, 仅需增加 ADC 接口和 FIFO 缓存。

算法扩展方面:

1. 更高精度 FFT: 当前 8192 点 FFT 可升级至 16384 或 32768 点, 频率分辨率可提升至 1Hz 级别, FPGA 资源占用率较低, 有充足的扩展空间。
2. 小波变换分析: 可增加小波变换模块, 实现时频联合分析, 适用于非平稳信号的特征提取。
3. 数字滤波器组: 可添加可配置的 IIR/FIR 滤波器, 实现带通、带阻等多种滤波功能。

功能扩展方面:

1. 网络接口: 可通过以太网模块实现远程控制和数据传输, 支持 LabVIEW 等上位机软件集成。
2. 数据存储: 可添加 SD 卡接口, 实现长时间波形录制和回放功能。

4.2 心得体会

本项目从最初的简单双通道频谱仪构想, 逐步演进为集成频谱分析、参数测量、AI 识别、锁相放大等多功能的智能信号分析系统。开发过程中遇到了大量技术挑战, 包括时序违例、资源冲突、精度瓶颈等问题, 通过不断优化和重构, 最终实现了预期目标。